前面分析組合邏輯電路時，都沒有考慮門電路的延遲時間對電路產(chǎn)生的影響。實(shí)際上，從信號輸入到穩(wěn)定輸出需要一定的時間。由于從輸入到輸出的過程中，不同通路上門的級數(shù)不同，或者門電路平均延遲時間的差異，使信號從輸人經(jīng)不同通路傳輸?shù)捷敵黾壍臅r間不同
。由于這個原因，可能會使邏輯電路產(chǎn)生錯誤輸出。通常把這種現(xiàn)象稱為競爭冒險。

一、產(chǎn)生競爭冒險的原因

　　首先來分析下圖所示電路的工作情況，可以建立競爭冒險的概念
。

　　在圖中，與門G₂的輸入是Ａ和兩個互補(bǔ)信號。由于G₁的延遲，的下降沿要滯后于Ａ的上升沿，因此在很短的時間間隔內(nèi)，G₂的兩個輸入端都會出現(xiàn)高電平，致使它的輸出出現(xiàn)一個高電平窄脈沖（它是按邏輯設(shè)計要求不應(yīng)出現(xiàn)的干擾脈沖），見圖中的波形部分所示。與門G₂的２個輸入信號分別由G₁和Ａ端兩個路徑在不同的時刻到達(dá)的現(xiàn)象，通常稱為競爭，由此而產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為冒險。
　　下面進(jìn)一步分析組合邏輯電路產(chǎn)生競爭冒險的原因。

　　設(shè)有一個邏輯電路如上圖所示，其工作波形如下圖所示。它的輸出邏輯表達(dá)式為。由此式可知,當(dāng)Ａ和Ｂ都為1時，L＝1，與C的狀態(tài)無關(guān)。但是，由波形圖可以看出，在Ｃ由１變０時，Ｃ由０變１有一延遲時間，在這個時間間隔內(nèi),G₂和G₃的輸出ＡＣ和同時為０，而使輸出出現(xiàn)一負(fù)跳變的窄脈沖，即冒險現(xiàn)象。這是產(chǎn)生競爭冒險的原因之一，其他原因這里不作詳述。

　　由以上分析可知，當(dāng)電路中存在由反相器產(chǎn)生的互補(bǔ)信號，且在互補(bǔ)信號的狀態(tài)發(fā)生變化時可能出現(xiàn)冒險現(xiàn)象

二、消去競爭冒險的方法

　　針對上述原因，可以采取以下措施消去競爭冒險現(xiàn)象。

1.發(fā)現(xiàn)并消掉互補(bǔ)變量

　　例如，函數(shù)式，在Ｂ＝Ｃ＝０時，
。若直接根據(jù)這個邏輯表達(dá)式組成邏輯電路，則可能出現(xiàn)競爭冒險。可以將該式變換為，這里已將消掉。根據(jù)這個表達(dá)式組成邏輯電路就不會出現(xiàn)競爭冒險。

2.增加乘積項(xiàng)

　　對于下圖中所示的邏輯電路(a)，可以根據(jù)邏輯代數(shù)中的常用恒等式，在其輸出邏輯表達(dá)式中增加乘積項(xiàng)AB。這時，
，對應(yīng)的邏輯電路如圖(b)所示。由前面的分析可知，出現(xiàn)負(fù)跳變窄脈沖處，正是Ａ和Ｂ均為１時。顯然，對于圖(b)所示電路，當(dāng)Ａ＝Ｂ＝１時，G₅輸出為１，G₄輸出亦為１，這就消除了C跳變時對輸出狀態(tài)的影響，從而消去了競爭冒險。

(a)

(b)

3. 輸出端并聯(lián)電容器

　　如果邏輯電路在較慢速度下工作，為了消去競爭冒險，可以在輸出端并聯(lián)——電容器，其容量為4～20pF之間,比如可以在右圖的電路的輸出端并聯(lián)一個電容Ｃ，如下圖所示。由于或門G₄存在——輸出電阻R0，致使輸出波形上升沿和下降沿的變化變得比較緩慢。因此對于很窄的負(fù)跳變脈沖起到平滑的作用，如下圖中的波形所示。顯然，這時在輸出端不會出現(xiàn)邏輯錯誤。