什么是組合邏輯電路

　　一、定義

　　若一個邏輯電路在任何時刻產(chǎn)生的穩(wěn)定輸出信號僅僅取決于該時刻的輸入信號，而與過去的輸入信號無關，即與輸入信號作用前的電路狀態(tài)無關，則稱該電路為組合邏輯電路。

　　二、結構框圖

　　組合邏輯電路是由各種邏輯門電路相互連接構成的，其結構框圖如圖1所示。

　　圖中，X1，X2，…，Xn是電路的n個輸入信號，F(xiàn)1，F(xiàn)2，…，F(xiàn)m是電路的m個輸出信號。輸出信號是輸入信號的函數(shù)。

　　組合電路的邏輯功能可用一組邏輯函數(shù)表達式進行描述，函數(shù)表達式可表示為

　　Fi = fi（X1，X2，…，Xn） �玦 = 1，2，…，m

　　三、特點

　　組合邏輯電路具有兩個特點：

　　1、由邏輯門電路組成，電路中不包含任何記憶元件；

　　2、信號是單向傳輸?shù)模�電路中不存在任何反饋回路�?/P>

　　四、組合邏輯電路原理

　　組合邏輯電路是指在任何時刻，輸出狀態(tài)只決定于同一時刻各輸入狀態(tài)的組合，而與電路以前狀態(tài)無關，而與其他時間的狀態(tài)無關。其邏輯函數(shù)如下

　　Li=f（A1，A2，A3……An） （i=1，2，3…m）

　　其中，A1~An為輸入變量，Li為輸出變量。

　　組合邏輯電路的特點歸納如下：

　�、� 輸入、輸出之間沒有返饋延遲通道；

　�、� 電路中無記憶單元。

　　對于第一個邏輯表達公式或邏輯電路，其真值表可以是惟一的，但其對應的邏輯電路或邏輯表達式可能有多種實現(xiàn)形式，所以，一個特定的邏輯問題，其對應的真值表是惟一的，但實現(xiàn)它的邏輯電路是多種多樣的。在實際設計工作中，如果由于某些原因無法獲得某些門電路，可以通過變換邏輯表達式變電路，從而能使用其他器件來代替該器件。

　　同時，為了使邏輯電路的設計更簡潔，通過各方法對邏輯表達式進行化簡是必要的。組合電路可用一組邏輯表達式來描述。設計組合電路直就是實現(xiàn)邏輯表達式。要求在滿足邏輯功能和技術要求基礎上，力求使電路簡單、經(jīng)濟、可靠、實現(xiàn)組合邏輯函數(shù)的途徑是多種多樣的，可采用基本門電路，也可采用中、大規(guī)模集成電路。其一般設計步驟為：

　�、� 分析設計要求，列真值表；

　�、� 進行邏輯和必要變換。得出所需要的最簡邏輯表達式；

　　③ 畫邏輯圖。

　　五、類型

　　根據(jù)電路輸出端是一個還是多個，通常將組合邏輯電路分為單輸出組合邏輯電路和多輸出組合邏輯電路兩種類型。

　　組合邏輯電路有哪些（4款組合邏輯電路設計的電路圖）

　　組合邏輯電路的設計（一）

　　下面的組合邏輯電路圖是：3個輸入端，1個輸出端，當有兩個或兩個以上輸入為1時，輸出為1，否則輸出為0。

　　組合邏輯電路的設計（二）

　　下面的組合邏輯電路圖是：用與非門設計一個1位十進制數(shù)的數(shù)值范圍指示器，設這個1位十進制數(shù)為X，電路輸入為A、B、C和D，X=8A+4B+2C+D，要求當X 〉5時輸入F為1，否則為0。該電路實現(xiàn)了四舍五入功能。

　　組合邏輯電路的設計（三）

　　下圖的邏輯電路圖是：已知某組合邏輯電路輸入信號A、B、C，輸出信號F，其波形如所示。

　　組合邏輯電路的設計（四）

　　下圖的邏輯電路圖是：設計一個三線排隊組合電路，其邏輯功能是： 信號A、B、C通過排隊電路分別由輸出，在同一時間內(nèi)只能有一個信號通過，如果同時有兩個或兩個以上的信號出現(xiàn)時，則輸入信號按A、B、C順序通過。要求用與非門實現(xiàn)。