<li id="8g3ty"><tbody id="8g3ty"><th id="8g3ty"></th></tbody></li>
    <label id="8g3ty"><samp id="8g3ty"></samp></label>
  • <span id="8g3ty"></span>

    1. <center id="8g3ty"><optgroup id="8g3ty"></optgroup></center>
    2. <bdo id="8g3ty"><meter id="8g3ty"><bdo id="8g3ty"></bdo></meter></bdo><center id="8g3ty"><optgroup id="8g3ty"></optgroup></center>
      <label id="8g3ty"><samp id="8g3ty"></samp></label>

    3. 電子開發網

      電子開發網電子設計 | 電子開發網Rss 2.0 會員中心 會員注冊
      搜索: 您現在的位置: 電子開發網 >> 基礎入門 >> 數字電子電路 >> 正文

      組合邏輯電路的險象

      作者:佚名    文章來源:本站原創    點擊數:    更新時間:2018-11-24

      一、競爭現象與險象的產生
        邏輯電路中各路徑上延遲時間的長短與信號經過的門的級數有關,與具體邏輯門的時延大小有關,還與導線的長短有關,因此,輸入信號經過不同路徑到達輸出端的時間有先有后,這種現象稱為競爭現象。通常,可以更廣義地把競爭理解為多個信號到達某一點有時差的現象。競爭的結果可能使邏輯電路產生錯誤輸出,通常將由競爭引發的錯誤輸出信號稱為險象。組合電路中的險象是一種瞬態現象,它表現為在輸出端產生不應有的尖脈沖,暫時地破壞正常邏輯關系。一旦瞬態過程結束,即可恢復正常邏輯關系。

        根據競爭的結果是否導致險象的產生,可以將競爭分為非臨界競爭和臨界競爭兩種類型。不產生錯誤輸出的競爭稱為非臨界競爭,導致錯誤輸出的競爭稱為臨界競爭。

      二、險象的消除

        消除或避免電路中險象的常用方法有增加冗余項的方法、增加慣性延時環節的方法和選通法等。

      Tags:組合邏輯電路,險象  
      責任編輯:admin
      請文明參與討論,禁止漫罵攻擊,不要惡意評論、違禁詞語。 昵稱:
      1分 2分 3分 4分 5分

      還可以輸入 200 個字
      [ 查看全部 ] 網友評論
      關于我們 - 聯系我們 - 廣告服務 - 友情鏈接 - 網站地圖 - 版權聲明 - 在線幫助 - 文章列表
      返回頂部
      刷新頁面
      下到頁底
      晶體管查詢
      主站蜘蛛池模板: 国产成人综合在线观看网站| 亚洲综合亚洲国产尤物| 亚洲综合无码一区二区痴汉| 一本色道久久88亚洲精品综合| 亚洲乱码中文字幕小综合| 天天综合网色中文字幕| 在线综合亚洲中文精品| 亚洲国产综合人成综合网站| 国产综合精品蜜芽| 亚洲国产国产综合一区首页| 综合久久久久久久综合网| 久久乐国产精品亚洲综合| 在线综合亚洲欧洲综合网站| 亚洲综合在线另类色区奇米| 中文字幕亚洲综合小综合在线| 国产亚洲综合成人91精品| 国产综合视频在线观看一区| 亚洲国产综合精品中文第一区| segui久久综合精品| 狠狠色综合一区二区| 亚洲综合激情九月婷婷 | 亚洲 综合 国产 欧洲 丝袜| 无码国内精品久久综合88| 久久狠狠色狠狠色综合| 精品国产国产综合精品 | 成人综合久久精品色婷婷| 亚洲综合精品一二三区在线| 激情综合婷婷丁香五月蜜桃 | 亚洲综合在线一区二区三区| 久久综合久久美利坚合众国| 亚洲综合视频在线观看| 在线综合亚洲中文精品| 色综合久久夜色精品国产| 亚洲国产综合在线| 久热综合在线亚洲精品| 国产精品综合色区在线观看| 亚洲五月综合缴情在线观看| 一本久久a久久精品综合夜夜| 国产色综合天天综合网| 六月婷婷缴清综合在线| 好吊色青青青国产综合在线观看|